与原子变量的非原子负载会导致原子变量失败

Will a non-atomic load to the same cache line as an atomic variable cause the atomic variable to fail?

本文关键字：变量 失败 负载      更新时间：2023-10-16

在ARMV8 CPU上给出了类似的东西（尽管这也可能适用于许多其他CPU）：

class abcxzy 
{
  // Pragma align to cacheline to ensure they exist on same line.
  unit32_t atomic_data;
  uint32_t data;
  void foo()
  {
    volatile asm (
      "   ldr w0, [address of data]n"
      "# Do stuff with data in w0..."
      "   str w0, [address of data]n"
      "1: ldaxr w0, [address of atomic_data]n"
      "   add w1, w0, #0x1n"
      "   stxr w2,w1, [address of atomic_data]n"
      "   cbnz w2, 1bn"
    );
  }
}

使用适当的clobbers以及ASM内联的设置，以便C和ASM可以在彩虹小马和阳光的世界中愉快地共存。

在多个CPU的情况下，所有这些都同时运行此代码，将存储到data会导致原子负载/存储到atomic_data失败吗？从我阅读的内容来看，ARM原子的物质在缓存线的基础上起作用，但是尚不清楚非原子商店是否会影响原子。我希望它不会（并假设它确实...），但是我希望看看其他人是否可以确认。

好，终于找到了我需要的东西，尽管我不喜欢它：

根据ARM文档，实施定义了与独家商店相同的缓存线上是否会导致独家商店失败。谢谢ARM。感谢这个精彩的非确定信息。

编辑：

失败，我的意思是stxr命令未写入存储器并在状态寄存器中返回" 1"。"您的原子数据已更新并需要新的RMW"状态。

回答其他语句：

  • 是的，原子关键区域应尽可能小。文档事件给出了有关小的数字，而且它们确实非常合理。我希望我的部分永远不会跨越1K或更多...

  • ，是的，您需要担心这种争夺性能或更糟糕的任何情况都意味着您的代码"做错了"。手臂文档以关于方式说明：）

  • 将非原子载荷和存储放在原子中 - 上面的我的伪测试只是演示了对同一缓存线的随机访问示例。在实际代码中，您显然应该避免这种情况。我只是想让一种感觉，如果高速硬件计时器商店可能与锁相同的高速公路线路。再次，不要这样做...

相关文章：